シラバス参照
|
シラバス参照
|
| 講義概要/Course Information |
| 科目基礎情報/General Information |
| 授業科目名 /Course title (Japanese) |
CMOS集積回路設計学特論 | ||
|---|---|---|---|
| 英文授業科目名 /Course title (English) |
CMOS Advanced Integrated Circuit Design | ||
| 科目番号 /Code |
|||
| 開講年度 /Academic year |
2024年度 | 開講年次 /Year offered |
全学年 |
| 開講学期 /Semester(s) offered |
後学期 | 開講コース・課程 /Faculty offering the course |
博士前期課程、博士後期課程 |
| 授業の方法 /Teaching method |
講義 | 単位数 /Credits |
2 |
| 科目区分 /Category |
大学院専門教育科目 - 専門科目Ⅱ | ||
| 開講類・専攻 /Cluster/Department |
情報・ネットワーク工学専攻 | ||
| 担当教員名 /Lecturer(s) |
範 公可 | ||
| 居室 /Office |
西8-218 | ||
| 公開E-mail |
phamck@uec.ac.jp | ||
| 授業関連Webページ /Course website |
http://なし | ||
| 更新日 /Last update |
2024/03/11 15:31:13 | 更新状況 /Update status |
公開中 /now open to public |
| 講義情報/Course Description |
| 主題および 達成目標（2,000文字以内） /Themes and goals（up to 2,000 letters） |
本講義は、このコースは、工業用グレードのコンピュータ支援設計 (CAD) ツールを幅広く使用して、高度なデジタル回路とシステム オン チップ (SoC) 設計に関する知識を提供することを目的としている。超大規模集積回路 (VLSI) とデジタル コンピュータ システムを学習するために、統一されたトップダウン・ビューの教材を提供する。複雑なコンピュータ・システム・アーキテクチャ、VLSI開発のトレンド、最新のVLSIフローを紹介する。基礎となるCMOSデバイスと製造プロセスも紹介する。本コースでは、最先端のオープンソース命令セット・アーキテクチャ(ISA)であるRISC-Vについての学習に特に重点を置いている。本コースでは、RISC-Vを使用して、フィールド・プログラマブル・ゲート アレイ(FPGA)と特定用途向け集積回路(ASIC)の両方におけるコンピュータ・システムの大規模統合に焦点を当て、高レベルのハードウェア構築の新しい方法を紹介する。ラボ演習では、最新のFPGAおよびVLSI設計ツールを使用した演習を行う。コース終了後、学生はその設計テクニックを応用して、シリコン チップ上に複雑なコンピューター システムを構築できるスキルを有することが期待できる。 This course aims to deliver knowledge of advanced digital circuit and System-on-Chip (SoC) design with extensive use of industrial grade Computer-Aided Design (CAD) tools. Materials with a unified top-down view are provided for learning Very-Large Scale Integrated circuits (VLSI) and digital computer systems. Complex computer system architectures, trends in VLSI development, and modern VLSI flow are introduced. The underlying CMOS devices and manufacturing process are also introduced. Special attention in this course is devoted to learning about RISC-V, the state-of-the-art open-source Instruction Set Architecture (ISA). With RISC-V, the course also introduces a novel way of high-level hardware construction, focusing on large-scale integration of computer systems in both Field Programmable Gate Arrays (FPGAs) and Application Specific Integrated Circuits (ASICs). The lab exercises provide practice with modern FPGA and VLSI design tools. After the course, students can apply the design techniques to build a complex computer system on silicon chips. |
|---|---|
| 前もって履修 しておくべき科目（1,000文字以内） /Prerequisites（up to 1,000 letters） |
集積回路基礎、固体物性論基礎 Fundamentals of Integrated Circuits, Fundamentals of Solid State Physics |
| 前もって履修しておくこ とが望ましい科目（1,000文字以内） /Recommended prerequisites and preparation（up to 1,000 letters） |
集積回路基礎、固体物性論基礎 Fundamentals of Integrated Circuits, Fundamentals of Solid State Physics |
| 教科書等（1,000文字以内） /Course textbooks and materials（up to 1,000 letters） |
菅野卓雄監修、飯塚哲哉編「CMOS超LSIの設計」、培風館 菅野卓雄／監修 電子情報通信学会「ULSI設計技術」 また、必要に応じて講義で配布する。 |
| 授業内容と その進め方（2,000文字以内） /Course outline and weekly schedule（up to 2,000 letters） |
英語タイプBaにより講義を実施 1: VLSI の概要 2: MOSFET と回路図を確認する 3: Virtuoso を使用したレイアウト 4: スタンダードセルライブラリ 5: バックエンド合成 6: バックエンドの配置配線 7: フルデジタル設計フロー 8: アナログ設計フロー 9: IO セルとフルチップの統合 10: RISC-V の概要 11: Chipyard との RISC-V プロジェクト 12: Arty-A7 上の RISC-V コンピュータ システム 13: 周辺機器上の RISC-V カスタム ハードウェア 14: ROCC 上の RISC-V カスタム ハードウェア 15: コース概要 1: VLSI Introduction 2: Review MOSFET and Schematic 3: Layout with Virtuoso 4: Standard Cell Library 5: Back-end Synthesis 6: Back-end Place-and-Route 7: Full Digital Design Flow 8: Analog Design Flow 9: IO-cell and FullChip Integration 10: RISC-V Introduction 11: RISC-V Project with Chipyard 12: RISC-V Computer System on Arty-A7 13: RISC-V Custom Hardware on Peripherals 14: RISC-V Custom Hardware on ROCC 15: Course Summary |
| 実務経験を活かした 授業内容 (実務経験内容も含む) /Course content utilizing practical experience |
|
| 授業時間外の学習 （予習・復習等）（1,000文字以内） /Preparation and review outside class（up to 1,000 letters） |
FPGA及びCADツールによる演習 |
| 成績評価方法 および評価基準 （最低達成基準を含む） （1,000文字以内） /Evaluation and grading （up to 1,000 letters） |
(a) 評価方法 毎回の講義の課題のレポートと講義出席状況をもとに以下で評価する。 成績評価＝毎回の講義の課題のレポート × 70% + 講義中の小テスト × 30%（全レポート提出が必須） (b) 評価基準 下記の事項全体60％以上の到達をもって合格の基準とする。 1. レイアウトはすべての検証とシミュレーションが正しく設計される 2. スタンダードセルライブラリを完成させる 3. 完全なデジタル設計フローを完了する 4. デジタルコアとアナログコアの両方を備えた完全な FullChip 統合 5. Arty-A7 上で RISC-V コンピュータ システムを正常に作成して起動する 6. ペリフェラル上のシステムへのカスタム ハードウェアの追加を完了する 7. ROCC 上のシステムへのカスタム ハードウェアの追加を完了する 1. Layouts pass all verifications and simulations 2. Complete a standard cell library 3. Complete a full digital design flow 4. Complete FullChip integration with both digital and analog cores 5. Successfully make and boot the RISC-V computer system on Arty-A7 6. Complete adding a custom hardware to the system on peripheral 7. Complete adding a custom hardware to the system on ROCC |
| オフィスアワー： 授業相談（1,000文字以内） /Office hours（up to 1,000 letters） |
月曜日14時-16時 Monday 14:00-16:00 |
| 学生へのメッセージ（1,000文字以内） /Message for students（up to 1,000 letters） |
UNIX及びプログラミングの知識が必要である。UNIXに関する操作ができなければ講義の進行が不可能となるので特に注意すること。また、毎回の講義においてCADツールによる演習が行われるため、欠席すると次回の講義を受けることが困難となるので全講義の出席が望ましい。 Knowledge of UNIX and programming is required. In addition, since CAD tools exercises are performed in each lecture, it is desirable to attend all lectures. |
| その他 /Others |
本講義は対面講義である。 |
| キーワード /Keywords |
集積回路 半導体 MOS MOSFET HSPICE シミュレーション CMOS レイアウト設計 CAD システムLSI HDL 自動設計 検証 RISC-V コンピュータアーキテクチャ |