シラバス参照

講義概要/Course Information

2024/07/19 現在

科目基礎情報/General Information

授業科目名 /Course title (Japanese)	集積回路設計学特論
英文授業科目名 /Course title (English)	Advanced Integrated Circuit Design
科目番号 /Code
開講年度 /Academic year	2024年度	開講年次 /Year offered	全学年
開講学期 /Semester(s) offered	後学期	開講コース・課程 /Faculty offering the course	博士前期課程、博士後期課程
授業の方法 /Teaching method	講義	単位数 /Credits	2
科目区分 /Category	大学院専門教育科目 - 専門科目Ⅱ
開講類・専攻 /Cluster/Department	基盤理工学専攻
担当教員名 /Lecturer(s)	範　公可
居室 /Office	西8-218
公開E-mail /e-mail	phamck@uec.ac.jp
授業関連Webページ /Course website	http://なし
更新日 /Last update	2024/03/21 17:24:00	更新状況 /Update status	公開中 /now open to public

講義情報/Course Description

主題および 達成目標（2,000文字以内） /Themes and goals（up to 2,000 letters）	本講義は、高度なデジタル回路とシステム・オン・チップ (SoC) 設計の知識を提供し、更に産業用のコンピュータ支援設計 (CAD) ツールを駆使して設計を行う知識を同時に提供することを目的としている。 超大規模集積回路 (VLSI) とデジタル・コンピュータ・システムを学習するための統一されたトップダウン仕様の教材が用意されている。基礎となるCMOSデバイスと製造プロセスについて理解し、複雑なコンピュータ・システム・アーキテクチャ、VLSI 開発の動向、及び最新のVLSI設計フローを習得する。 本講義では、最先端のオープンソース命令セット・アーキテクチャ (ISA) である RISC-V について学ぶことは一つの特徴であり、RISC-V を使用して、フィールド・プログラマブ・ゲート・アレイ (FPGA) と特定用途向け集積回路 (ASIC) の両方におけるコンピュータ・システムの大規模な統合に焦点を当て、高レベルのハードウェア構築の新しい方法についても紹介する。 講義中の演習では、最新のFPGA及びVLSI設計ツールを使用して演習を行う。本講義修了後、受講者は設計技術を適用して、シリコン・チップ上に複雑なコンピュータ・システムを構築することが可能となるように目標を設定している。 This course aims to deliver knowledge of advanced digital circuit and System-on-Chip (SoC) design with extensive use of industrial grade Computer-Aided Design (CAD) tools. Materials with a unified top-down view are provided for learning Very-Large Scale Integrated circuits (VLSI) and digital computer systems. Complex computer system architectures, trends in VLSI development, and modern VLSI flow are introduced. The underlying CMOS devices and manufacturing process are also introduced. Special attention in this course is devoted to learning about RISC-V, the state-of-the-art open-source Instruction Set Architecture (ISA). With RISC-V, the course also introduces a novel way of high-level hardware construction, focusing on large-scale integration of computer systems in both Field Programmable Gate Arrays (FPGAs) and Application Specific Integrated Circuits (ASICs). The lab exercises provide practice with modern FPGA and VLSI design tools. After the course, students can apply the design techniques to build a complex computer system on silicon chips.
前もって履修 しておくべき科目（1,000文字以内） /Prerequisites（up to 1,000 letters）	集積回路基礎、固体物性論基礎 Fundamentals of Integrated Circuits, Fundamentals of Solid State Physics
前もって履修しておくこ とが望ましい科目（1,000文字以内） /Recommended prerequisites and preparation（up to 1,000 letters）	集積回路基礎、固体物性論基礎 Fundamentals of Integrated Circuits, Fundamentals of Solid State Physics
教科書等（1,000文字以内） /Course textbooks and materials（up to 1,000 letters）	菅野卓雄監修、飯塚哲哉編「CMOS超LSIの設計」、培風館 菅野卓雄／監修 電子情報通信学会「ULSI設計技術」 また、必要に応じて講義で配布する。
授業内容と その進め方（2,000文字以内） /Course outline and weekly schedule（up to 2,000 letters）	英語タイプBaにより講義を実施 1: 概論－集積回路に関する開発歴史 2: 計算機システムとRISC-Vの紹介 3: 32ビット RISC-V マイクロコントローラの例 4: 複雑な RISC-V コンピュータ・システムの設計: 導入とシステムの変更 5: 複雑な RISC-V コンピュータ・システムの設計: ブート シーケンスとソフトウェア 6：複雑なRISC-Vコンピュータ・システムの設計：カスタムハードウェアの作成 7: 複雑な RISC-V コンピュータ・システムの設計: 外部IOを備えたカスタム・ハードウェア 8: RISC-V コンピュータ システム統合の概要 9: VLSI設計フロー紹介 10: VLSI の基礎の復習: 論理ゲート、CMOSアーキテクチャ、デジタル・スタンダード・セル、CADツール 11: VLSI 設計フロー: シンプルなシステムのためのフラットな配置配線 (PnR) によるコア実装 12: VLSI 設計フロー: 複雑なシステムの階層配置配線 (PnR) を使用したコア実装 13: VLSI 設計フロー: すべてのコアに単一電源を使用したフルチップ (フレーム) 統合 14: VLSI 設計フロー: 各コアに 1 つずつ、複数の電源を使用したフルチップ (フレーム) 統合 15: RISC-V SoCを使用したVLSI設計のまとめ 1: Development history of integrated circuits 2: Computer system and RISC-V introduction 3: Example of a 32-bit RISC-V microcontroller 4: Designing a complex RISC-V computer system: introduction and system modification 5: Designing a complex RISC-V computer system: boot sequence and software 6: Designing a complex RISC-V computer system: making a custom hardware 7: Designing a complex RISC-V computer system: custom hardware with external IOs 8: Summary of RISC-V computer system integration 9: VLSI design flow introduction 10: Review VLSI basics: logic gates, CMOS architecture, digital standard cells, and CAD tools 11: VLSI design flow: core implementation with flat Place-and-Route (PnR) for a simple system 12: VLSI design flow: core implementation with hierarchy Place-and-Route (PnR) for a complex system 13: VLSI design flow: full-chip (frame) integration with single power supply for all cores 14: VLSI design flow: full-chip (frame) integration with multiple power supplies, one for each core 15: Summary of VLSI design with RISC-V SoCs
実務経験を活かした 授業内容 (実務経験内容も含む) /Course content utilizing practical experience
授業時間外の学習 （予習・復習等）（1,000文字以内） /Preparation and review outside class（up to 1,000 letters）	FPGA及びCADツールによる演習
成績評価方法 および評価基準 （最低達成基準を含む） （1,000文字以内） /Evaluation and grading （up to 1,000 letters）	(a) 評価方法　毎回の講義の課題のレポートと講義出席状況をもとに以下で評価する。     成績評価＝毎回の講義の課題のレポート × 70% + 講義中の小テスト × 30%（全レポート提出が必須） (b) 評価基準 下記の事項全体60％以上の到達をもって合格の基準とする。 1. FPGA でコンピューター システムを起動する 2. システムへのカスタム ハードウェアの追加する 3. レイアウト設計と検証を行う 4. 完成したフレームと IO を備えたフルチップ統合ができる (a) Evaluation method: Based on the report of each lecture subject and the attendance situation of the lecture. Grade evaluation = report of each lecture subject × 70% + quiz in lecture × 30% (all reports required) (b) Evaluation criteria: The criteria for passing the exam will be achieved if the following items all reach 60% or more. 1. Boot the computer system on FPGA 2. Adding a custom hardware to the system 3. Layout design and its verification 4. Full-chip integration with completed frame and IOs
オフィスアワー： 授業相談（1,000文字以内） /Office hours（up to 1,000 letters）	月曜日14時-16時 Monday 14:00-16:00
学生へのメッセージ（1,000文字以内） /Message for students（up to 1,000 letters）	UNIX及びプログラミングの知識が必要である。UNIXに関する操作ができなければ講義の進行が不可能となるので特に注意すること。また、毎回の講義においてCADツールによる演習が行われるため、欠席すると次回の講義を受けることが困難となるので全講義の出席が望ましい。 Knowledge of UNIX and programming is required. In addition, since CAD tools exercises are performed in each lecture, it is desirable to attend all lectures.
その他 /Others	本講義は対面講義である。
キーワード /Keywords	集積回路 半導体　MOS　MOSFET　HSPICE　シミュレーション　CMOS　レイアウト設計　CAD　システムLSI　HDL　自動設計　検証　RISC-V　コンピュータアーキテクチャ